Spese di spedizione:
EUR 2,43
In U.S.A.
Descrizione libro Condizione: New. Codice articolo 47649393-n
Descrizione libro Paperback. Condizione: new. Paperback. Os somadores de ponto flutuante so difceis de implementar em dispositivos reconfigurveis devido complexidade do seu algoritmo. O trabalho proposto descreve a implementao de um somador de ponto flutuante utilizando processamento sequencial e concorrente em hardware reconfigurvel. A implementao do somador de vrgula flutuante utilizando o processamento sequencial utiliza menos rea de circuito integrado, mas com um aumento significativo do atraso combinacional e do perodo de relgio em comparao com o processamento simultneo. A implementao do somador de vrgula flutuante utilizando o processamento simultneo no Virtex 4 consome 7% da rea de pastilha com um atraso combinacional de 24,201nsec sem offset e 27,891nsec com offset e a implementao do somador de vrgula flutuante no Spartan 2E utilizando o processamento simultneo utiliza 401 fatias com um atraso combinacional de 56. 679nsec e consome 188908 Kbytes de memria, enquanto a implementao do mesmo no Spartan 2E utilizando o processamento sequencial consome 52% da rea do chip com um atraso combinacional de 69,987nsec, o que implica que a velocidade de relgio do processamento concorrente superior do processamento sequencial, mas o consumo de rea tambm superior. Shipping may be from multiple locations in the US or from the UK, depending on stock availability. Codice articolo 9786207349197
Descrizione libro Taschenbuch. Condizione: Neu. This item is printed on demand - it takes 3-4 days longer - Neuware 68 pp. Portugiesisch. Codice articolo 9786207349197
Descrizione libro Condizione: New. Codice articolo 26400815169
Descrizione libro Condizione: New. Codice articolo 47649393-n
Descrizione libro Taschenbuch. Condizione: Neu. nach der Bestellung gedruckt Neuware - Printed after ordering - Os somadores de ponto flutuante são difíceis de implementar em dispositivos reconfiguráveis devido à complexidade do seu algoritmo. O trabalho proposto descreve a implementação de um somador de ponto flutuante utilizando processamento sequencial e concorrente em hardware reconfigurável. A implementação do somador de vírgula flutuante utilizando o processamento sequencial utiliza menos área de circuito integrado, mas com um aumento significativo do atraso combinacional e do período de relógio em comparação com o processamento simultâneo. A implementação do somador de vírgula flutuante utilizando o processamento simultâneo no Virtex 4 consome 7% da área de pastilha com um atraso combinacional de 24,201nsec sem offset e 27,891nsec com offset e a implementação do somador de vírgula flutuante no Spartan 2E utilizando o processamento simultâneo utiliza 401 fatias com um atraso combinacional de 56. 679nsec e consome 188908 Kbytes de memória, enquanto a implementação do mesmo no Spartan 2E utilizando o processamento sequencial consome 52% da área do chip com um atraso combinacional de 69,987nsec, o que implica que a velocidade de relógio do processamento concorrente é superior à do processamento sequencial, mas o consumo de área também é superior. Codice articolo 9786207349197
Descrizione libro Condizione: New. Codice articolo 395594654
Descrizione libro Condizione: New. Codice articolo 1551603064