Articoli correlati a Formal Semantics and Proof Techniques for Optimizing...

Formal Semantics and Proof Techniques for Optimizing VHDL Models - Brossura

Umamageswaran, Kothanda; Pandey, Sheetanshu L.; Wilsey, Philip A.

 
9781461551249: Formal Semantics and Proof Techniques for Optimizing VHDL Models
Brossura
ISBN 10: 1461551242 ISBN 13: 9781461551249
Casa editrice: Springer, 2011

Al momento non sono disponibili copie per questo codice ISBN.

Sinossi

1. Introduction. 2. Related Work. 3. The Static Model. 4. A Well-Formed VHDL Model. 5. The Reduction Algebra. 6. Completeness of the Reduced Form. 7. Interval Temporal Logic. 8. The Dynamic Model. 9. Applications of the Dynamic Model. 10. A Framework for Proving Equivalences Using PVS. 11. Conclusions. Appendices. References. Index.

Le informazioni nella sezione "Riassunto" possono far riferimento a edizioni diverse di questo titolo.

Editore
Springer
Data di pubblicazione
2011
Lingua
Inglese
ISBN 10 
1461551242
ISBN 13 
9781461551249
Rilegatura
Paperback
Contatto del produttore
non disponibile
Persona responsabile
non disponibile

(nessuna copia disponibile)

Cerca:



Inserisci un desiderata

Non riesci a trovare il libro che stai cercando? Continueremo a cercarlo per te. Se uno dei nostri librai lo aggiunge ad AbeBooks, ti invieremo una notifica!

Inserisci un desiderata

Altre edizioni note dello stesso titolo

9780792383758: Formal Semantics and Proof Techniques for Optimizing VHDL Models

Edizione in evidenza

ISBN 10:  0792383753 ISBN 13:  9780792383758
Casa editrice: Springer-Verlag GmbH, 1998
Rilegato