Articoli correlati a IMPLEMENTAZIONE DI UN'ARCHITETTURA CORE RISC A...
Sinossi
Questo libro tratta della progettazione di un processore RISC utilizzando l'architettura pipelined. Il pipelining a 5 stadi viene utilizzato per migliorare la velocità delle operazioni. Le 5 fasi sono Fetch, Decode, Execute, Memory e Write Back. Il processo di progettazione comprende varie tecniche a basso consumo a livello architettonico, che dimostrano come questi metodi siano più efficienti delle tecniche di riduzione del consumo di back-end. I processori embedded a basso consumo sono utilizzati in un'ampia gamma di applicazioni, tra cui automobili, telefoni, fotocamere digitali, stampanti e altri dispositivi simili. Il motivo del loro ampio utilizzo è che sono di dimensioni ridotte, quindi non occupano molta area dello stampo e sono economici da fabbricare. Il basso consumo energetico aiuta a ridurre la dissipazione di calore, ad allungare la durata della batteria e ad aumentare l'affidabilità del dispositivo.
Le informazioni nella sezione "Riassunto" possono far riferimento a edizioni diverse di questo titolo.
Risultati della ricerca per IMPLEMENTAZIONE DI UN'ARCHITETTURA CORE RISC A...
Immagini fornite dal venditore
IMPLEMENTAZIONE DI UN'ARCHITETTURA CORE RISC A 32 BIT AD ALTE PRESTAZIONI
Editore:
Edizioni Sapienza Jul 2023, 2023
ISBN 10: 6206245756
ISBN 13: 9786206245759
Nuovo
Taschenbuch
Da: BuchWeltWeit Ludwig Meier e.K., Bergisch Gladbach, Germania
Valutazione del venditore 5 su 5 stelle
Taschenbuch. Condizione: Neu. This item is printed on demand - it takes 3-4 days longer - Neuware -Questo libro tratta della progettazione di un processore RISC utilizzando l'architettura pipelined. Il pipelining a 5 stadi viene utilizzato per migliorare la velocità delle operazioni. Le 5 fasi sono Fetch, Decode, Execute, Memory e Write Back. Il processo di progettazione comprende varie tecniche a basso consumo a livello architettonico, che dimostrano come questi metodi siano più efficienti delle tecniche di riduzione del consumo di back-end. I processori embedded a basso consumo sono utilizzati in un'ampia gamma di applicazioni, tra cui automobili, telefoni, fotocamere digitali, stampanti e altri dispositivi simili. Il motivo del loro ampio utilizzo è che sono di dimensioni ridotte, quindi non occupano molta area dello stampo e sono economici da fabbricare. Il basso consumo energetico aiuta a ridurre la dissipazione di calore, ad allungare la durata della batteria e ad aumentare l'affidabilità del dispositivo. 80 pp. Italienisch. Codice articolo 9786206245759
Compra nuovo
EUR 43,90
Spedizione EUR 23,00
Spedito da Germania a U.S.A.
Spedito da Germania a U.S.A.
Quantità: 2 disponibili
Immagini fornite dal venditore
IMPLEMENTAZIONE DI UN'ARCHITETTURA CORE RISC A 32 BIT AD ALTE PRESTAZIONI
Print on DemandDa: AHA-BUCH GmbH, Einbeck, Germania
Valutazione del venditore 5 su 5 stelle
Taschenbuch. Condizione: Neu. nach der Bestellung gedruckt Neuware - Printed after ordering - Questo libro tratta della progettazione di un processore RISC utilizzando l'architettura pipelined. Il pipelining a 5 stadi viene utilizzato per migliorare la velocità delle operazioni. Le 5 fasi sono Fetch, Decode, Execute, Memory e Write Back. Il processo di progettazione comprende varie tecniche a basso consumo a livello architettonico, che dimostrano come questi metodi siano più efficienti delle tecniche di riduzione del consumo di back-end. I processori embedded a basso consumo sono utilizzati in un'ampia gamma di applicazioni, tra cui automobili, telefoni, fotocamere digitali, stampanti e altri dispositivi simili. Il motivo del loro ampio utilizzo è che sono di dimensioni ridotte, quindi non occupano molta area dello stampo e sono economici da fabbricare. Il basso consumo energetico aiuta a ridurre la dissipazione di calore, ad allungare la durata della batteria e ad aumentare l'affidabilità del dispositivo. Codice articolo 9786206245759
Compra nuovo
EUR 44,43
Spedizione EUR 35,00
Spedito da Germania a U.S.A.
Spedito da Germania a U.S.A.
Quantità: 1 disponibili
Immagini fornite dal venditore
IMPLEMENTAZIONE DI UN ARCHITETTURA CORE RISC A 32 BIT AD ALTE PRESTAZIONI
Print on DemandDa: moluna, Greven, Germania
Valutazione del venditore 5 su 5 stelle
Condizione: New. Dieser Artikel ist ein Print on Demand Artikel und wird nach Ihrer Bestellung fuer Sie gedruckt. Autor/Autorin: ARRABOTU CHANDRA SHAKERChandra Shaker Arrabotu lavora attualmente come professore assistente presso il Dipartimento di Ingegneria elettronica e telematica dell Istituto di tecnologia e scienza G. Nararayanamma (per le donne) di Hyder. Codice articolo 947515223
Compra nuovo
EUR 35,62
Spedizione EUR 48,99
Spedito da Germania a U.S.A.
Spedito da Germania a U.S.A.
Quantità: Più di 20 disponibili
Immagini fornite dal venditore
IMPLEMENTAZIONE DI UN'ARCHITETTURA CORE RISC A 32 BIT AD ALTE PRESTAZIONI
Editore:
Edizioni Sapienza Jul 2023, 2023
ISBN 10: 6206245756
ISBN 13: 9786206245759
Nuovo
Taschenbuch
Da: buchversandmimpf2000, Emtmannsberg, BAYE, Germania
Valutazione del venditore 5 su 5 stelle
Taschenbuch. Condizione: Neu. This item is printed on demand - Print on Demand Titel. Neuware -Questo libro tratta della progettazione di un processore RISC utilizzando l'architettura pipelined. Il pipelining a 5 stadi viene utilizzato per migliorare la velocità delle operazioni. Le 5 fasi sono Fetch, Decode, Execute, Memory e Write Back. Il processo di progettazione comprende varie tecniche a basso consumo a livello architettonico, che dimostrano come questi metodi siano più efficienti delle tecniche di riduzione del consumo di back-end. I processori embedded a basso consumo sono utilizzati in un'ampia gamma di applicazioni, tra cui automobili, telefoni, fotocamere digitali, stampanti e altri dispositivi simili. Il motivo del loro ampio utilizzo è che sono di dimensioni ridotte, quindi non occupano molta area dello stampo e sono economici da fabbricare. Il basso consumo energetico aiuta a ridurre la dissipazione di calore, ad allungare la durata della batteria e ad aumentare l'affidabilità del dispositivo.VDM Verlag, Dudweiler Landstraße 99, 66123 Saarbrücken 80 pp. Italienisch. Codice articolo 9786206245759
Compra nuovo
EUR 43,90
Spedizione EUR 60,00
Spedito da Germania a U.S.A.
Spedito da Germania a U.S.A.
Quantità: 1 disponibili
Immagini fornite dal venditore
IMPLEMENTAZIONE DI UN'ARCHITETTURA CORE RISC A 32 BIT AD ALTE PRESTAZIONI
Da: preigu, Osnabrück, Germania
Valutazione del venditore 5 su 5 stelle
Taschenbuch. Condizione: Neu. IMPLEMENTAZIONE DI UN'ARCHITETTURA CORE RISC A 32 BIT AD ALTE PRESTAZIONI | Chandra Shaker Arrabotu (u. a.) | Taschenbuch | Italienisch | 2023 | Edizioni Sapienza | EAN 9786206245759 | Verantwortliche Person für die EU: SIA OmniScriptum Publishing, Brivibas Gatve 197, 1039 RIGA, LETTLAND, customerservice[at]vdm-vsg[dot]de | Anbieter: preigu. Codice articolo 127262016
Compra nuovo
EUR 39,45
Spedizione EUR 70,00
Spedito da Germania a U.S.A.
Spedito da Germania a U.S.A.
Quantità: 5 disponibili