Improving Performance and Reducing Power with Hardware Acceleration: Static Timing Analysis Based Transformations of Combinational Logic in a High Level ASIC Synthesis Flow
Colin J. Ihrig
Da Chiron Media, Wallingford, Regno Unito
Valutazione del venditore 5 su 5 stelle
Venditore AbeBooks dal 2 agosto 2010
Nuovi - Brossura
Quantità: 10 disponibili
Aggiungere al carrello