Prozessorentwurf Mit Verilog Hdl: Modellierung Und Synthese Von Prozessormodellen (de Gruyter Studium)

Dieter Wecker

ISBN 10: 3110717824 / ISBN 13: 9783110717822

Editore: de Gruyter, 2021

Riguardo questo articolo

Codice articolo 6666-IUK-9783110717822

Dati bibliografici

• Titolo: Prozessorentwurf Mit Verilog Hdl: Modellierung Und Synthese Von Prozessormodellen (de Gruyter Studium)
• Editore: de Gruyter
• Data di pubblicazione: 2021
• Lingua: Tedesco
• ISBN 10: 3110717824
• ISBN 13: 9783110717822
• Rilegatura: Brossura
• Condizione: New

Descrizione articolo

Riassunto

Verschiedene Entwürfe von 12- und 16-Bit-Mikroprozessoren sowie ihre Modellierung und mögliche Realisierung durch die Verwendung von FPGAs (Field Programmable Gate Array) werden in diesem Buch beschrieben. Dazu wird die Hardware-Beschreibungssprache Verilog HDL verwendet. In allen Phasen des Entwurfs wird der Source-Code ausführlich behandelt. Die Verilog-Modelle werden auf Basis der Synthese-Berichte miteinander verglichen und Vor- und Nachteile herausgearbeitet. Die Entwürfe wurden mit einer CAD (Computer Aided Design)-Entwicklungs-Software erstellt, die kostenlos aus dem Internet heruntergeladen werden kann.

Mit den vermittelten Grundlagen kann der Leser eigene Prototypen für bestimmte Anwendungen erstellen.

Zielgruppe des Buches sind vor allem Studierende der Fachrichtungen Informatik und Elektrotechnik sowie Entwickler, die sich in das Thema einarbeiten wollen.

Informazioni sull?autore

Dieter Wecker, ehem. University of Applied Sciences, Frankfurt a.M.