Systematischer Entwurf digitaler Systeme : von der System- bis zur Gatter-Ebene.. Questo articolo non è disponibile.Systematischer Entwurf digitaler Systeme : von der System- bis zur Gatter-Ebene.

Dieses Buch versucht, eine durchgängige Systematik des Hardwareent­ wurfs über verschiedene Abstraktionsebenen hinweg darzustellen. Da­ bei wird von einem abstrakten Modell des Entwurfsvorgangs als über mehrere Abstraktionsebenen reichender rückgekoppelter Prozeß aus­ gegangen. Auf der Basis dieses Modells werden verschiedene Klas­ sen von Entwurfsaktivitäten identifiziert. Es sind dies: Modellierung, Modifikation/Optimierung, Implementation und Verifikation. Die ver­ schiedenen Abstraktionsebenen (Systemebene, algorithmische Ebene, Registertransfer-Ebene, Gatterebene, Schalterebene/ Ebene des sym­ bolischen Layouts, elektrische/Layout-Ebene) werden in verschiedenen Sichten (Verhalten, Struktur, Geometrie, Test) charakterisiert. Dient das erste Kapitel dazu, eine allgemeine Systematik des Hardwareent­ wurfs zu entwickeln, so werden in den weiteren Kapiteln verschiedene Entwurfsaktivitäten beispielhaft diskutiert. Das Kapitel 2 ist den verschiedene Methoden der Hardwaremodellie­ rung gewidmet. Nach einem allgemeinen Überblick wird darin exempla­ risch die Breitband-Hardwarebeschreibungssprache DACAPO detail­ lierter eingeführt. Dies erlaubt, über verschiedene Aspekte des Hard­ wareentwurfs in einheitlicher Terminologie zu sprechen, und zwar nicht nur über Hardwarebeschreibungen auf unterschiedlichen Abstraktions­ ebenen, sondern auch über verschiedene Algorithmen des Entwurfs­ prozesses. Im Kapitel 3 (Implementierungsaktivitäten) wird mit besonderem Au­ genmerk der Ubergang von der algorithmischen auf die Registertrans­ ferebene behandelt. Aber auch verschiedene Methoden des Steuerwerks­ entwurfs und der Übergang auf die Gatterebene finden Berücksichti­ gung. Ein ausführliches Entwurfsbeispiel soll zur Illustration dienen. Optimierungsverfahren (Kapitel 4) werden hauptsächlich auf der Regi­ stertransferebene, aber auch auf der algorithmischen und Gatterebene diskutiert. Auch hier wird ein Beispiel exemplarisch durchgeführt. Das Kapitel 5 ist der Verifikation/Evaluation/Validierung gewidmet.

1 Entwurfsprozeß.- 1.1 Makroskopisches Modell des Entwurfsprozesses.- 1.2 Abstraktionsebenen.- 1.3 Mikroskopisches Modell des Entwurfsprozesses.- 1.4 Literatur.- 2 Modellierungskonzepte und Entwurfssprachen.- 2.1 Modellierungskonzepte.- 2.1.1 Objektorientierte Modellierung.- 2.1.2 Imperative Sicht.- 2.1.2.1 Zeitbehaftete Interpretierte Petri-Netze.- 2.1.2.2 Communicating Sequential Processes (CSP).- 2.1.3 Reaktive Sicht.- 2.1.4 Stimulierte Gleichungen.- 2.1.5 Modellierungskonzepte und Abstraktionsebenen.- 2.2 Sprachkonzepte.- 2.2.1 Dedizierte Sprachen.- 2.2.1.1 Dedizierte Sprachen für die Systemebene.- 2.2.1.2 Dedizierte Sprachen für die algorithmische Ebene.- 2.2.1.3 Dedizierte Sprachen für die Registertransferebene.- 2.2.1.4 Dedizierte Sprachen für die Gatterebene.- 2.2.1.5 Dedizierte Sprachen für die Schalterebene/Symbolisches Layout.- 2.2.1.6 Dedizierte Sprachen für die Elektrische/Layout-Ebene.- 2.2.2 Sprachfamilien.- 2.2.3 Breitbandsprachen.- 2.3 Die Hardwarebeschreibungssprache DACAPO III.- 2.3.1 DACAPO III Grundlagen.- 2.3.2 Beschreibungen in DACAPO III auf der algorithmischen Ebene.- 2.3.3 Beschreibungen in DACAPO III auf der Systemebene.- 2.3.4 Beschreibungen in DACAPO III auf der Registertransferebene.- 2.3.5 Beschreibungen in DACAPO III auf der Gatter/Schalterebene.- 2.3.6 „Behavioral“-Beschreibungen in DACAPO III.- 2.4 Literatur.- 3 Implementationsaktivitäten.- 3.1 Systemebene zur algorithmischen Ebene.- 3.2 Algorithmische Ebene zur Registertransferebene.- 3.2.1 Monolithische Dekomposition.- 3.2.1.1 Ein vollständiges Beispiel zur monolithischen Dekomposition.- 3.2.2 Parallele Dekomposition.- 3.2.3 Hierarchische Steuerwerksdekomposition.- 3.3 Registertransferebene zur Gatterebene.- 3.3.1 Steuerwerksentwurf.- 3.3.1.1 Fest verdrahtete Implementierung von Steuerwerken.- 3.3.1.1.1 Implementierung in krauser Logik.- 3.3.1.1.2 Implementation durch Array-Logik.- 3.3.1.2 Mikroprogrammierte Steuerwerksimplementation.- 3.3.2 Datenpfadentwurf.- 3.4 Literatur.- 4 Optimierungsaktivitäten.- 4.1 Optimierung auf der Systemebene.- 4.2 Optimierung auf algorithmischer Ebene.- 4.2.1 Optimierung von Basisblöcken.- 4.2.2 Optimierung von Schleifen.- 4.3 Optimierung auf der Registertransferebene.- 4.3.1 Eine Heuristik zur Zustandsminimierung von Steuerwerken.- 4.3.1.1 Beispiel einer Optimierung auf RT-Ebene.- 4.4 Optimierung auf der Gatterebene.- 4.5 Literatur.- 5 Evaluierung, Validierung, Verifikation.- 5.1 Formale Verifikation.- 5.1.1 Formale Verifikation von Verhaltenseigenschaften.- 5.1.2 Verifikation des Zeitverhaltens getakteter Systeme.- 5.2 Simulation.- 5.2.1 Generierung ausführbarer Objektmodelle und deren Ausführung.- 5.2.1.1 Interne Modellierungskonzepte.- 5.2.1.1.1 Abbildung Algorithmischer Konstrukte von DACAPO III.- 5.2.1.1.2 Abbildung von DACAPO III-Konstrukten der Systemebene.- 5.2.1.1.3 Abbildung von DACAPO-Konstrukten auf Registertransferebene.- 5.2.1.1.4 Abbildung von DACAPO-Konstrukten auf Gatter/Schalterebene.- 5.2.1.2 Simulationstechniken.- 5.2.1.2.1 Streamline Code Simulation (SCS).- 5.2.1.2.2 Äquitemporale Iteration (EI).- 5.2.1.2.3 Critical Event Scheduling (CES).- 5.2.2 Simulationsszenarios.- 5.2.2.1 Modellierung der Umgebung.- 5.2.2.2 Ergebnisanalyse.- 5.2.3 Mehrebenensimulation.- 5.2.3.1 Multisimulatoransatz.- 5.2.3.1.1 Datenaustausch.- 5.2.3.1.2 Synchronisation.- 5.2.3.1.3 Benutzerschnittstelle.- 5.2.3.2 Breitbandsimulatoren.- 5.3 Literatur.- 6. Testmethoden.- 6.1 Begriffsbestimmungen.- 6.2 Strukturorientierte Testverfahren.- 6.2.1 Fehlermodelle.- 6.2.2 Testmustererzeugung für das Haftfehlermodell.- 6.2.3 Fehlersimulation.- 6.2.3.1 Fehlersimulation mit dem SCS-Algorithmus.- 6.2.3.2 Fehlersimulation mit dem CES-Algorithmus.- 6.2.3.2.1 Parallele Fehlersimulation.- 6.2.3.2.2 Deduktive und Concurrent-Fehlersimulation.- 6.3 Funktionsorientierte Testverfahren.- 6.4 Testfreundlicher Entwurf.- 6.4.1 Strukturelle Maßnahmen zur Erhöhung der Testbarkeit.- 6.4.2 Selbsttest.- 6.5 Literatur.