Tipo di articolo
Condizioni
Legatura
Ulteriori caratteristiche
Paese del venditore
Valutazione venditore
Editore: Editions Notre Savoir, 2024
ISBN 10: 6207349164ISBN 13: 9786207349166
Da: GreatBookPrices, Columbia, MD, U.S.A.
Libro
Condizione: As New. Unread book in perfect condition.
Editore: Verlag Unser Wissen, 2024
ISBN 10: 6207349148ISBN 13: 9786207349142
Da: GreatBookPrices, Columbia, MD, U.S.A.
Libro
Condizione: As New. Unread book in perfect condition.
Editore: Edizioni Sapienza, 2024
ISBN 10: 6207349172ISBN 13: 9786207349173
Da: GreatBookPrices, Columbia, MD, U.S.A.
Libro
Condizione: As New. Unread book in perfect condition.
Editore: Edicoes Nosso Conhecimento, 2024
ISBN 10: 6207349199ISBN 13: 9786207349197
Da: GreatBookPrices, Columbia, MD, U.S.A.
Libro
Condizione: As New. Unread book in perfect condition.
Editore: LAP LAMBERT Academic Publishing, 2013
ISBN 10: 3659214523ISBN 13: 9783659214523
Da: Lucky's Textbooks, Dallas, TX, U.S.A.
Libro
Condizione: New.
Editore: LAP Lambert Academic Publishing Jun 2017, 2017
ISBN 10: 3330085371ISBN 13: 9783330085374
Da: BuchWeltWeit Ludwig Meier e.K., Bergisch Gladbach, Germania
Libro Print on Demand
Taschenbuch. Condizione: Neu. This item is printed on demand - it takes 3-4 days longer - Neuware -Floating point adders are hard to implement on reconfigurable devices because of complexity of their algorithm. Proposed work describes the implementation of floating point adder using sequential and concurrent processing on reconfigurable hardware. Implementation of floating point adder using sequential processing utilizes less chip area but with significant increase in combinational delay and clock period as compared with concurrent processing. Implementation of floating point adder using concurrent processing on Virtex 4 consumes 7% chip area with a combinational delay of 24.201nsec without offset and 27.891nsec offset delay and implementation of floating point adder on Spartan 2E using concurrent processing utilizes 401 slices with a combinational delay of 56.679nsec and consumes 188908 Kbytes of memory while implementing same on Spartan 2E using sequential processing consumes 52% chip area with a combinational delay of 69.987nsec and it implies that clock speed of concurrent processing is more than sequential processing but area consumption is also more. 72 pp. Englisch.
Editore: Editions Notre Savoir Apr 2024, 2024
ISBN 10: 6207349164ISBN 13: 9786207349166
Da: BuchWeltWeit Ludwig Meier e.K., Bergisch Gladbach, Germania
Libro Print on Demand
Taschenbuch. Condizione: Neu. This item is printed on demand - it takes 3-4 days longer - Neuware 68 pp. Französisch.
Editore: Edizioni Sapienza Apr 2024, 2024
ISBN 10: 6207349172ISBN 13: 9786207349173
Da: BuchWeltWeit Ludwig Meier e.K., Bergisch Gladbach, Germania
Libro Print on Demand
Taschenbuch. Condizione: Neu. This item is printed on demand - it takes 3-4 days longer - Neuware 68 pp. Italienisch.
Editore: Verlag Unser Wissen Apr 2024, 2024
ISBN 10: 6207349148ISBN 13: 9786207349142
Da: BuchWeltWeit Ludwig Meier e.K., Bergisch Gladbach, Germania
Libro Print on Demand
Taschenbuch. Condizione: Neu. This item is printed on demand - it takes 3-4 days longer - Neuware 68 pp. Deutsch.
Editore: Edições Nosso Conhecimento Apr 2024, 2024
ISBN 10: 6207349199ISBN 13: 9786207349197
Da: BuchWeltWeit Ludwig Meier e.K., Bergisch Gladbach, Germania
Libro Print on Demand
Taschenbuch. Condizione: Neu. This item is printed on demand - it takes 3-4 days longer - Neuware 68 pp. Portugiesisch.
Editore: Ediciones Nuestro Conocimiento Apr 2024, 2024
ISBN 10: 6207349156ISBN 13: 9786207349159
Da: BuchWeltWeit Ludwig Meier e.K., Bergisch Gladbach, Germania
Libro Print on Demand
Taschenbuch. Condizione: Neu. This item is printed on demand - it takes 3-4 days longer - Neuware 68 pp. Spanisch.
Editore: Edizioni Sapienza, 2024
ISBN 10: 6207349172ISBN 13: 9786207349173
Da: GreatBookPrices, Columbia, MD, U.S.A.
Libro
Condizione: New.
Editore: Edicoes Nosso Conhecimento, 2024
ISBN 10: 6207349199ISBN 13: 9786207349197
Da: GreatBookPrices, Columbia, MD, U.S.A.
Libro
Condizione: New.
Editore: Editions Notre Savoir, 2024
ISBN 10: 6207349164ISBN 13: 9786207349166
Da: GreatBookPrices, Columbia, MD, U.S.A.
Libro
Condizione: New.
Editore: Verlag Unser Wissen, 2024
ISBN 10: 6207349148ISBN 13: 9786207349142
Da: GreatBookPrices, Columbia, MD, U.S.A.
Libro
Condizione: New.
Editore: LAP Lambert Academic Publishing, 2013
ISBN 10: 3659214523ISBN 13: 9783659214523
Da: Ria Christie Collections, Uxbridge, Regno Unito
Libro Print on Demand
Condizione: New. PRINT ON DEMAND Book; New; Fast Shipping from the UK. No. book.
Editore: LAP Lambert Academic Publishing 2013-01, 2013
ISBN 10: 3659214523ISBN 13: 9783659214523
Da: Chiron Media, Wallingford, Regno Unito
Libro
PF. Condizione: New.
Editore: Editions Notre Savoir, 2024
ISBN 10: 6207349164ISBN 13: 9786207349166
Da: GreatBookPricesUK, Castle Donington, DERBY, Regno Unito
Libro
Condizione: As New. Unread book in perfect condition.
Editore: Verlag Unser Wissen, 2024
ISBN 10: 6207349148ISBN 13: 9786207349142
Da: GreatBookPricesUK, Castle Donington, DERBY, Regno Unito
Libro
Condizione: As New. Unread book in perfect condition.
Editore: Edizioni Sapienza, 2024
ISBN 10: 6207349172ISBN 13: 9786207349173
Da: GreatBookPricesUK, Castle Donington, DERBY, Regno Unito
Libro
Condizione: As New. Unread book in perfect condition.
Editore: Edicoes Nosso Conhecimento, 2024
ISBN 10: 6207349199ISBN 13: 9786207349197
Da: GreatBookPricesUK, Castle Donington, DERBY, Regno Unito
Libro
Condizione: As New. Unread book in perfect condition.
Editore: Verlag Unser Wissen, 2024
ISBN 10: 6207349148ISBN 13: 9786207349142
Da: GreatBookPricesUK, Castle Donington, DERBY, Regno Unito
Libro
Condizione: New.
Editore: Editions Notre Savoir, 2024
ISBN 10: 6207349164ISBN 13: 9786207349166
Da: GreatBookPricesUK, Castle Donington, DERBY, Regno Unito
Libro
Condizione: New.
Editore: Edizioni Sapienza, 2024
ISBN 10: 6207349172ISBN 13: 9786207349173
Da: GreatBookPricesUK, Castle Donington, DERBY, Regno Unito
Libro
Condizione: New.
Editore: Edicoes Nosso Conhecimento, 2024
ISBN 10: 6207349199ISBN 13: 9786207349197
Da: GreatBookPricesUK, Castle Donington, DERBY, Regno Unito
Libro
Condizione: New.
Editore: LAP Lambert Academic Publishing, 2017
ISBN 10: 3330085371ISBN 13: 9783330085374
Da: AHA-BUCH GmbH, Einbeck, Germania
Libro Print on Demand
Taschenbuch. Condizione: Neu. nach der Bestellung gedruckt Neuware - Printed after ordering - Floating point adders are hard to implement on reconfigurable devices because of complexity of their algorithm. Proposed work describes the implementation of floating point adder using sequential and concurrent processing on reconfigurable hardware. Implementation of floating point adder using sequential processing utilizes less chip area but with significant increase in combinational delay and clock period as compared with concurrent processing. Implementation of floating point adder using concurrent processing on Virtex 4 consumes 7% chip area with a combinational delay of 24.201nsec without offset and 27.891nsec offset delay and implementation of floating point adder on Spartan 2E using concurrent processing utilizes 401 slices with a combinational delay of 56.679nsec and consumes 188908 Kbytes of memory while implementing same on Spartan 2E using sequential processing consumes 52% chip area with a combinational delay of 69.987nsec and it implies that clock speed of concurrent processing is more than sequential processing but area consumption is also more.
Editore: Verlag Unser Wissen, 2024
ISBN 10: 6207349148ISBN 13: 9786207349142
Da: AHA-BUCH GmbH, Einbeck, Germania
Libro Print on Demand
Taschenbuch. Condizione: Neu. nach der Bestellung gedruckt Neuware - Printed after ordering - Fließkomma-Addierer sind aufgrund der Komplexität ihres Algorithmus schwer auf rekonfigurierbaren Geräten zu implementieren. Die vorgeschlagene Arbeit beschreibt die Implementierung eines Fließkomma-Addierers mit sequentieller und gleichzeitiger Verarbeitung auf rekonfigurierbarer Hardware. Die Implementierung eines Fließkomma-Addierers mit sequentieller Verarbeitung benötigt weniger Chipfläche, führt aber im Vergleich zur gleichzeitigen Verarbeitung zu einer deutlichen Erhöhung der kombinatorischen Verzögerung und der Taktperiode. Die Implementierung eines Gleitkomma-Addierers mit gleichzeitiger Verarbeitung auf Virtex 4 verbraucht 7% Chipfläche mit einer kombinatorischen Verzögerung von 24,201nsec ohne Offset und 27,891nsec Offset-Verzögerung, während die Implementierung eines Gleitkomma-Addierers auf Spartan 2E mit gleichzeitiger Verarbeitung 401 Slices mit einer kombinatorischen Verzögerung von 56. 679nsec und verbraucht 188908 Kbytes Speicher, während die Implementierung desselben auf Spartan 2E unter Verwendung sequentieller Verarbeitung 52% Chipfläche mit einer kombinatorischen Verzögerung von 69,987nsec verbraucht, was bedeutet, dass die Taktgeschwindigkeit der gleichzeitigen Verarbeitung höher ist als die der sequentiellen Verarbeitung, aber der Flächenverbrauch ist auch höher.
Editore: Ediciones Nuestro Conocimiento, 2024
ISBN 10: 6207349156ISBN 13: 9786207349159
Da: AHA-BUCH GmbH, Einbeck, Germania
Libro Print on Demand
Taschenbuch. Condizione: Neu. nach der Bestellung gedruckt Neuware - Printed after ordering - Los sumadores de coma flotante son difíciles de implementar en dispositivos reconfigurables debido a la complejidad de su algoritmo. El trabajo propuesto describe la implementación del sumador de coma flotante utilizando procesamiento secuencial y concurrente en hardware reconfigurable. La implementación del sumador de coma flotante utilizando el procesamiento secuencial utiliza menos área de chip, pero con un aumento significativo en el retardo combinacional y el período de reloj en comparación con el procesamiento concurrente. La implementación del sumador de coma flotante utilizando procesamiento concurrente en Virtex 4 consume un 7% de área de chip con un retardo combinacional de 24.201nseg sin offset y 27.891nseg con offset, mientras que la implementación del sumador de coma flotante en Spartan 2E utilizando procesamiento concurrente utiliza 401 slices con un retardo combinacional de 56.679nseg y consume 18.000seg. 679nsec y consume 188908 Kbytes de memoria mientras que la implementación del mismo en Spartan 2E utilizando procesamiento secuencial consume el 52% del área del chip con un retardo combinacional de 69.987nsec y esto implica que la velocidad de reloj del procesamiento concurrente es mayor que la del procesamiento secuencial pero el consumo de área también es mayor.
Editore: Editions Notre Savoir, 2024
ISBN 10: 6207349164ISBN 13: 9786207349166
Da: AHA-BUCH GmbH, Einbeck, Germania
Libro Print on Demand
Taschenbuch. Condizione: Neu. nach der Bestellung gedruckt Neuware - Printed after ordering - Les additionneurs à virgule flottante sont difficiles à mettre en oeuvre sur des dispositifs reconfigurables en raison de la complexité de leur algorithme. Le travail proposé décrit la mise en oeuvre d'un additionneur à virgule flottante utilisant un traitement séquentiel et concurrent sur du matériel reconfigurable. La mise en oeuvre de l'additionneur à virgule flottante à l'aide du traitement séquentiel utilise moins de surface de puce, mais avec une augmentation significative du retard combinatoire et de la période d'horloge par rapport au traitement simultané. La mise en oeuvre de l'additionneur à virgule flottante par traitement simultané sur Virtex 4 consomme 7 % de la surface de la puce avec un retard combinatoire de 24,201 ns sans décalage et de 27,891 ns avec décalage, et la mise en oeuvre de l'additionneur à virgule flottante sur Spartan 2E par traitement simultané utilise 401 tranches avec un retard combinatoire de 56,679 ns et consomme 188 ns. 679nsec et consomme 188908 Kbytes de mémoire alors que l'implémentation sur Spartan 2E en utilisant le traitement séquentiel consomme 52% de la surface de la puce avec un délai combinatoire de 69.987nsec et cela implique que la vitesse d'horloge du traitement concurrent est plus élevée que le traitement séquentiel mais que la consommation de surface est également plus élevée.
Editore: Edições Nosso Conhecimento, 2024
ISBN 10: 6207349199ISBN 13: 9786207349197
Da: AHA-BUCH GmbH, Einbeck, Germania
Libro Print on Demand
Taschenbuch. Condizione: Neu. nach der Bestellung gedruckt Neuware - Printed after ordering - Os somadores de ponto flutuante são difíceis de implementar em dispositivos reconfiguráveis devido à complexidade do seu algoritmo. O trabalho proposto descreve a implementação de um somador de ponto flutuante utilizando processamento sequencial e concorrente em hardware reconfigurável. A implementação do somador de vírgula flutuante utilizando o processamento sequencial utiliza menos área de circuito integrado, mas com um aumento significativo do atraso combinacional e do período de relógio em comparação com o processamento simultâneo. A implementação do somador de vírgula flutuante utilizando o processamento simultâneo no Virtex 4 consome 7% da área de pastilha com um atraso combinacional de 24,201nsec sem offset e 27,891nsec com offset e a implementação do somador de vírgula flutuante no Spartan 2E utilizando o processamento simultâneo utiliza 401 fatias com um atraso combinacional de 56. 679nsec e consome 188908 Kbytes de memória, enquanto a implementação do mesmo no Spartan 2E utilizando o processamento sequencial consome 52% da área do chip com um atraso combinacional de 69,987nsec, o que implica que a velocidade de relógio do processamento concorrente é superior à do processamento sequencial, mas o consumo de área também é superior.