Isbn: 9786209238376 - processador risc dual core com hardware configurável usando verilog (10 risultati)

Condizione: New.

PAP. Condizione: New. New Book. Shipped from UK. Established seller since 2000.

PAP. Condizione: New. New Book. Shipped from UK. Established seller since 2000.

Condizione: New.

Taschenbuch. Condizione: Neu. This item is printed on demand - it takes 3-4 days longer - Neuware 68 pp. Portugiesisch.

Taschenbuch. Condizione: Neu. nach der Bestellung gedruckt Neuware - Printed after ordering - Este livro propõe o design e a arquitetura de um processador pipeline dual-core dinamicamente escalável. A metodologia do design é a fusão central de dois processadores, onde dois núcleos independentes podem se transformar dinamicamente em uma unidade de processamento maior, ou podem ser usados como elementos de processamento distintos para alcançar alto desempenho sequencial e alto desempenho paralelo. O processador oferece dois modos de execução. O modo 1 é o modo multiprogramming para execução de fluxos de instruções de largura de dados inferior, ou seja, cada núcleo pode realizar operações de 16 bits individualmente. O desempenho é melhorado neste modo devido à execução paralela de instruções em ambos os núcleos, ao custo da área. No modo 2, ambos os núcleos de processamento são acoplados e comportam-se como uma única unidade de processamento de alta largura de dados, ou seja, podem realizar operações de 32 bits. É necessária comunicação adicional entre núcleos para implementar este modo. O modo pode mudar dinamicamente; portanto, este processador pode fornecer multifuncionalidade com um único design. O design e a verificação do processador foram realizados com sucesso usando Verilog na plataforma Xilinx 14.1. O processador é verificado tanto em simulação quanto em síntese com a ajuda de programas de teste.…

Condizione: New. Print on Demand.

Condizione: New. PRINT ON DEMAND.

Paperback. Condizione: new. Paperback. Este livro propoe o design e a arquitetura de um processador pipeline dual-core dinamicamente escalavel. A metodologia do design e a fusao central de dois processadores, onde dois nucleos independentes podem se transformar dinamicamente em uma unidade de processamento maior, ou podem ser usados como elementos de processamento distintos para alcancar alto desempenho sequencial e alto desempenho paralelo. O processador oferece dois modos de execucao. O modo 1 e o modo multiprogramming para execucao de fluxos de instrucoes de largura de dados inferior, ou seja, cada nucleo pode realizar operacoes de 16 bits individualmente. O desempenho e melhorado neste modo devido a execucao paralela de instrucoes em ambos os nucleos, ao custo da area. No modo 2, ambos os nucleos de processamento sao acoplados e comportam-se como uma unica unidade de processamento de alta largura de dados, ou seja, podem realizar operacoes de 32 bits. E necessaria comunicacao adicional entre nucleos para implementar este modo. O modo pode mudar dinamicamente; portanto, este processador pode fornecer multifuncionalidade com um unico design. O design e a verificacao do processador foram realizados com sucesso usando Verilog na plataforma Xilinx 14.1. O processador e verificado tanto em simulacao quanto em sintese com a ajuda de programas de teste. This item is printed on demand. Shipping may be from our UK warehouse or from our Australian or US warehouses, depending on stock availability.…

Taschenbuch. Condizione: Neu. This item is printed on demand - Print on Demand Titel. Neuware -Este livro propõe o design e a arquitetura de um processador pipeline dual-core dinamicamente escalável. A metodologia do design é a fusão central de dois processadores, onde dois núcleos independentes podem se transformar dinamicamente em uma unidade de processamento maior, ou podem ser usados como elementos de processamento distintos para alcançar alto desempenho sequencial e alto desempenho paralelo. O processador oferece dois modos de execução. O modo 1 é o modo multiprogramming para execução de fluxos de instruções de largura de dados inferior, ou seja, cada núcleo pode realizar operações de 16 bits individualmente. O desempenho é melhorado neste modo devido à execução paralela de instruções em ambos os núcleos, ao custo da área. No modo 2, ambos os núcleos de processamento são acoplados e comportam-se como uma única unidade de processamento de alta largura de dados, ou seja, podem realizar operações de 32 bits. É necessária comunicação adicional entre núcleos para implementar este modo. O modo pode mudar dinamicamente; portanto, este processador pode fornecer multifuncionalidade com um único design. O design e a verificação do processador foram realizados com sucesso usando Verilog na plataforma Xilinx 14.1. O processador é verificado tanto em simulação quanto em síntese com a ajuda de programas de teste.VDM Verlag, Dudweiler Landstraße 99, 66123 Saarbrücken 68 pp. Portugiesisch.…