Importo totale (1 articolo articoli):
Destinazione ordine:
formal semantics proof techniques di umamageswaran kothanda (28 risultati)
Vai alla pagina principale dei risultati di ricerca
Filtri di ricerca
Tipo di articolo
- Tutti i tipi di prodotto
- Libri (28)
- Riviste e Giornali (Nessun altro risultato corrispondente a questo perfezionamento)
- Fumetti (Nessun altro risultato corrispondente a questo perfezionamento)
- Spartiti (Nessun altro risultato corrispondente a questo perfezionamento)
- Arte, Stampe e Poster (Nessun altro risultato corrispondente a questo perfezionamento)
- Fotografie (Nessun altro risultato corrispondente a questo perfezionamento)
- Mappe (Nessun altro risultato corrispondente a questo perfezionamento)
- Manoscritti e Collezionismo cartaceo (Nessun altro risultato corrispondente a questo perfezionamento)
Condizioni Maggiori informazioni
- Nuovo (22)
- Come nuovo, Ottimo o Quasi ottimo (5)
- Molto buono o Buono (1)
- Discreto o Mediocre (Nessun altro risultato corrispondente a questo perfezionamento)
- Come descritto (Nessun altro risultato corrispondente a questo perfezionamento)
Legatura
Ulteriori caratteristiche
- Prima ed. (Nessun altro risultato corrispondente a questo perfezionamento)
- Copia autograf. (Nessun altro risultato corrispondente a questo perfezionamento)
- Sovracoperta (Nessun altro risultato corrispondente a questo perfezionamento)
- Con foto (10)
- Non Print on Demand (23)
Lingua (1)
Prezzo
- Qualsiasi prezzo
- Inferiore a EUR 20 (Nessun altro risultato corrispondente a questo perfezionamento)
- EUR 20 a EUR 45
- Superiore a EUR 45
Spedizione gratuita
Paese del venditore
Valutazione venditore
-
Formal Semantics and Proof Techniques for Optimizing VHDL Models
Da: Books Puddle, New York, NY, U.S.A.
Valutazione del venditore 4 su 5 stelle
EUR 22,19
Convertire valutaEUR 3,43 per la spedizione in U.S.A.Quantità: 4 disponibili
Aggiungi al carrelloCondizione: New. pp. 184.
-
Formal Semantics and Proof Techniques for Optimizing VHDL Models
Da: Majestic Books, Hounslow, Regno Unito
Valutazione del venditore 5 su 5 stelle
EUR 20,17
Convertire valutaEUR 7,44 per la spedizione da Regno Unito a U.S.A.Quantità: 4 disponibili
Aggiungi al carrelloCondizione: New. pp. 184 52:B&W 6.14 x 9.21in or 234 x 156mm (Royal 8vo) Case Laminate on White w/Gloss Lam.
-
Formal Semantics and Proof Techniques for Optimizing VHDL Models
Da: Biblios, Frankfurt am main, HESSE, Germania
Valutazione del venditore 5 su 5 stelle
EUR 21,67
Convertire valutaEUR 9,95 per la spedizione da Germania a U.S.A.Quantità: 4 disponibili
Aggiungi al carrelloCondizione: New. pp. 184.
-
Formal Semantics And Proof Techniques For Optimizing Vhdl Models (Hb)
Da: Romtrade Corp., STERLING HEIGHTS, MI, U.S.A.
Valutazione del venditore 5 su 5 stelle
EUR 37,55
Convertire valutaGratis per la spedizione in U.S.A.Quantità: 5 disponibili
Aggiungi al carrelloCondizione: New. This is a Brand-new US Edition. This Item may be shipped from US or any other country as we have multiple locations worldwide.
-
EUR 39,21
Convertire valutaGratis per la spedizione in U.S.A.Quantità: 5 disponibili
Aggiungi al carrelloCondizione: New. Brand New Original US Edition. Customer service! Satisfaction Guaranteed.
-
EUR 43,43
Convertire valutaGratis per la spedizione da Australia a U.S.A.Quantità: 5 disponibili
Aggiungi al carrelloBrand new book. Fast ship. Please provide full street address as we are not able to ship to P O box address.
-
EUR 41,99
Convertire valutaEUR 14,81 per la spedizione da Regno Unito a U.S.A.Quantità: 1 disponibili
Aggiungi al carrelloCondizione: Good. This is an ex-library book and may have the usual library/used-book markings inside.This book has hardback covers. In good all round condition. No dust jacket. Please note the Image in this listing is a stock photo and may not match the covers of the actual item,550grams, ISBN:9780792383758.
-
Formal Semantics and Proof Techniques for Optimizing VHDL Models
Editore: Kluwer Academic Publishers, 1998
ISBN 10: 0792383753 ISBN 13: 9780792383758
Lingua: Inglese
Da: New Book Sale, London, Regno Unito
Valutazione del venditore 5 su 5 stelle
EUR 41,27
Convertire valutaEUR 51,51 per la spedizione da Regno Unito a U.S.A.Quantità: 2 disponibili
Aggiungi al carrelloHardcover. Condizione: Like New. ( Cover Damaged )(No Marking / No Highlights / No Stamps / Unread / Maybe has a Usual Shelfwear) , Usually Dispatched within 1-2 Business Days , Buy with confidence , excellent customer service.
-
Formal Semantics and Proof Techniques for Optimizing VHDL Models
Da: Lucky's Textbooks, Dallas, TX, U.S.A.
Valutazione del venditore 5 su 5 stelle
EUR 102,81
Convertire valutaEUR 3,43 per la spedizione in U.S.A.Quantità: Più di 20 disponibili
Aggiungi al carrelloCondizione: New.
-
Formal Semantics and Proof Techniques for Optimizing VHDL Models
Da: Ria Christie Collections, Uxbridge, Regno Unito
Valutazione del venditore 5 su 5 stelle
EUR 110,98
Convertire valutaEUR 13,71 per la spedizione da Regno Unito a U.S.A.Quantità: Più di 20 disponibili
Aggiungi al carrelloCondizione: New. In.
-
Formal Semantics and Proof Techniques for Optimizing VHDL Models
Da: Ria Christie Collections, Uxbridge, Regno Unito
Valutazione del venditore 5 su 5 stelle
EUR 110,98
Convertire valutaEUR 13,71 per la spedizione da Regno Unito a U.S.A.Quantità: Più di 20 disponibili
Aggiungi al carrelloCondizione: New. In.
-
Formal Semantics and Proof Techniques for Optimizing Vhdl Models
Da: GreatBookPrices, Columbia, MD, U.S.A.
Valutazione del venditore 5 su 5 stelle
EUR 125,60
Convertire valutaEUR 2,27 per la spedizione in U.S.A.Quantità: Più di 20 disponibili
Aggiungi al carrelloCondizione: As New. Unread book in perfect condition.
-
Formal Semantics and Proof Techniques for Optimizing Vhdl Models
Da: GreatBookPrices, Columbia, MD, U.S.A.
Valutazione del venditore 5 su 5 stelle
EUR 126,09
Convertire valutaEUR 2,27 per la spedizione in U.S.A.Quantità: Più di 20 disponibili
Aggiungi al carrelloCondizione: New.
-
Formal Semantics and Proof Techniques for Optimizing Vhdl Models
Da: GreatBookPricesUK, Woodford Green, Regno Unito
Valutazione del venditore 5 su 5 stelle
EUR 110,97
Convertire valutaEUR 17,17 per la spedizione da Regno Unito a U.S.A.Quantità: Più di 20 disponibili
Aggiungi al carrelloCondizione: New.
-
Formal Semantics and Proof Techniques for Optimizing VHDL Models
Da: Books Puddle, New York, NY, U.S.A.
Valutazione del venditore 4 su 5 stelle
EUR 138,71
Convertire valutaEUR 3,43 per la spedizione in U.S.A.Quantità: 4 disponibili
Aggiungi al carrelloCondizione: New. pp. 184.
-
Formal Semantics and Proof Techniques for Optimizing Vhdl Models
Da: GreatBookPricesUK, Woodford Green, Regno Unito
Valutazione del venditore 5 su 5 stelle
EUR 127,04
Convertire valutaEUR 17,17 per la spedizione da Regno Unito a U.S.A.Quantità: Più di 20 disponibili
Aggiungi al carrelloCondizione: As New. Unread book in perfect condition.
-
Formal Semantics and Proof Techniques for Optimizing VHDL Models
Editore: Kluwer Academic Publishers, 1998
ISBN 10: 0792383753 ISBN 13: 9780792383758
Lingua: Inglese
Da: Kennys Bookshop and Art Galleries Ltd., Galway, GY, Irlanda
Valutazione del venditore 5 su 5 stelle
EUR 133,37
Convertire valutaEUR 10,50 per la spedizione da Irlanda a U.S.A.Quantità: 15 disponibili
Aggiungi al carrelloCondizione: New. Written expressly for hardware designers, this book presents a formal model of VHDL clearly specifying both the static and dynamic semantics of VHDL. It provides a mathematical framework for representing VHDL constructs and shows how those constructs can be formally manipulated to reason about VHDL. Num Pages: 158 pages, biography. BIC Classification: UMX; UYD. Category: (P) Professional & Vocational; (UP) Postgraduate, Research & Scholarly; (UU) Undergraduate. Dimension: 234 x 156 x 12. Weight in Grams: 438. . 1998. Hardback. . . . .
-
EUR 121,99
Convertire valutaEUR 22,50 per la spedizione da Francia a U.S.A.Quantità: 1 disponibili
Aggiungi al carrelloHardcover. Condizione: Très bon. Ancien livre de bibliothèque avec équipements. Edition 1999. Ammareal reverse jusqu'à 15% du prix net de cet article à des organisations caritatives. ENGLISH DESCRIPTION Book Condition: Used, Very good. Former library book. Edition 1999. Ammareal gives back up to 15% of this item's net price to charity organizations.
-
Formal Semantics and Proof Techniques for Optimizing VHDL Models
Editore: Springer US, Springer New York Nov 1998, 1998
ISBN 10: 0792383753 ISBN 13: 9780792383758
Lingua: Inglese
Da: buchversandmimpf2000, Emtmannsberg, BAYE, Germania
Valutazione del venditore 5 su 5 stelle
EUR 106,99
Convertire valutaEUR 60,00 per la spedizione da Germania a U.S.A.Quantità: 2 disponibili
Aggiungi al carrelloBuch. Condizione: Neu. Neuware -Formal Semantics and Proof Techniques for Optimizing VHDL Models presents a formal model of VHDL that clearly specifies both the static and dynamic semantics of VHDL. It provides a mathematical framework for representing VHDL constructs and shows how those constructs can be formally manipulated to reason about VHDL. The dynamic semantics is presented as a description of what the simulation of VHDL means. In particular it specifies what values the signals of a VHDL description will take if the description were to be executed. An advantage of the approach is that the semantic model can be used to validate different simulation algorithms. The book also presents an embedding of the dynamic semantics in a proof checker which is then used to prove equivalences of classes of VHDL descriptions.Formal Semantics and Proof Techniques for Optimizing VHDL Models is written for hardware designers who are interested in the formal semantics of VHDL.Springer Verlag GmbH, Tiergartenstr. 17, 69121 Heidelberg 184 pp. Englisch.
-
Formal Semantics and Proof Techniques for Optimizing VHDL Models
Editore: Kluwer Academic Publishers, 1998
ISBN 10: 0792383753 ISBN 13: 9780792383758
Lingua: Inglese
Da: Kennys Bookstore, Olney, MD, U.S.A.
Valutazione del venditore 5 su 5 stelle
EUR 165,61
Convertire valutaEUR 9,03 per la spedizione in U.S.A.Quantità: 15 disponibili
Aggiungi al carrelloCondizione: New. Written expressly for hardware designers, this book presents a formal model of VHDL clearly specifying both the static and dynamic semantics of VHDL. It provides a mathematical framework for representing VHDL constructs and shows how those constructs can be formally manipulated to reason about VHDL. Num Pages: 158 pages, biography. BIC Classification: UMX; UYD. Category: (P) Professional & Vocational; (UP) Postgraduate, Research & Scholarly; (UU) Undergraduate. Dimension: 234 x 156 x 12. Weight in Grams: 438. . 1998. Hardback. . . . . Books ship from the US and Ireland.
-
EUR 111,35
Convertire valutaEUR 61,45 per la spedizione da Germania a U.S.A.Quantità: 1 disponibili
Aggiungi al carrelloTaschenbuch. Condizione: Neu. Druck auf Anfrage Neuware - Printed after ordering - Formal Semantics and Proof Techniques for Optimizing VHDL Models presents a formal model of VHDL that clearly specifies both the static and dynamic semantics of VHDL. It provides a mathematical framework for representing VHDL constructs and shows how those constructs can be formally manipulated to reason about VHDL. The dynamic semantics is presented as a description of what the simulation of VHDL means. In particular it specifies what values the signals of a VHDL description will take if the description were to be executed. An advantage of the approach is that the semantic model can be used to validate different simulation algorithms. The book also presents an embedding of the dynamic semantics in a proof checker which is then used to prove equivalences of classes of VHDL descriptions. Formal Semantics and Proof Techniques for Optimizing VHDL Models is written for hardware designers who are interested in the formal semantics of VHDL.
-
Formal Semantics and Proof Techniques for Optimizing VHDL Models
Editore: Springer US, Springer New York, 1998
ISBN 10: 0792383753 ISBN 13: 9780792383758
Lingua: Inglese
EUR 112,77
Convertire valutaEUR 62,24 per la spedizione da Germania a U.S.A.Quantità: 1 disponibili
Aggiungi al carrelloBuch. Condizione: Neu. Druck auf Anfrage Neuware - Printed after ordering - Formal Semantics and Proof Techniques for Optimizing VHDL Models presents a formal model of VHDL that clearly specifies both the static and dynamic semantics of VHDL. It provides a mathematical framework for representing VHDL constructs and shows how those constructs can be formally manipulated to reason about VHDL. The dynamic semantics is presented as a description of what the simulation of VHDL means. In particular it specifies what values the signals of a VHDL description will take if the description were to be executed. An advantage of the approach is that the semantic model can be used to validate different simulation algorithms. The book also presents an embedding of the dynamic semantics in a proof checker which is then used to prove equivalences of classes of VHDL descriptions. Formal Semantics and Proof Techniques for Optimizing VHDL Models is written for hardware designers who are interested in the formal semantics of VHDL.
-
Formal Semantics and Proof Techniques for Optimizing VHDL Models
Da: Mispah books, Redhill, SURRE, Regno Unito
Valutazione del venditore 4 su 5 stelle
EUR 172,14
Convertire valutaEUR 28,62 per la spedizione da Regno Unito a U.S.A.Quantità: 1 disponibili
Aggiungi al carrelloHardcover. Condizione: Like New. Like New. Ships from Multiple Locations. book.
-
Formal Semantics and Proof Techniques for Optimizing VHDL Models
Da: BuchWeltWeit Ludwig Meier e.K., Bergisch Gladbach, Germania
Valutazione del venditore 5 su 5 stelle
EUR 106,99
Convertire valutaEUR 23,00 per la spedizione da Germania a U.S.A.Quantità: 2 disponibili
Aggiungi al carrelloTaschenbuch. Condizione: Neu. This item is printed on demand - it takes 3-4 days longer - Neuware -Written expressly for hardware designers, this book presents a formal model of VHDL clearly specifying both the static and dynamic semantics of VHDL. It provides a mathematical framework for representing VHDL constructs and shows how those constructs can be formally manipulated to reason about VHDL. 184 pp. Englisch.
-
Formal Semantics and Proof Techniques for Optimizing VHDL Models
Da: BuchWeltWeit Ludwig Meier e.K., Bergisch Gladbach, Germania
Valutazione del venditore 5 su 5 stelle
EUR 106,99
Convertire valutaEUR 23,00 per la spedizione da Germania a U.S.A.Quantità: 2 disponibili
Aggiungi al carrelloBuch. Condizione: Neu. This item is printed on demand - it takes 3-4 days longer - Neuware -Written expressly for hardware designers, this book presents a formal model of VHDL clearly specifying both the static and dynamic semantics of VHDL. It provides a mathematical framework for representing VHDL constructs and shows how those constructs can be formally manipulated to reason about VHDL. 184 pp. Englisch.
-
Formal Semantics and Proof Techniques for Optimizing VHDL Models
Da: Majestic Books, Hounslow, Regno Unito
Valutazione del venditore 4 su 5 stelle
EUR 148,78
Convertire valutaEUR 7,44 per la spedizione da Regno Unito a U.S.A.Quantità: 4 disponibili
Aggiungi al carrelloCondizione: New. Print on Demand pp. 184 49:B&W 6.14 x 9.21 in or 234 x 156 mm (Royal 8vo) Perfect Bound on White w/Gloss Lam.
-
Formal Semantics and Proof Techniques for Optimizing VHDL Models
Da: Biblios, Frankfurt am main, HESSE, Germania
Valutazione del venditore 5 su 5 stelle
EUR 151,84
Convertire valutaEUR 9,95 per la spedizione da Germania a U.S.A.Quantità: 4 disponibili
Aggiungi al carrelloCondizione: New. PRINT ON DEMAND pp. 184.
-
Formal Semantics and Proof Techniques for Optimizing VHDL Models
Editore: Springer US, Springer New York Okt 2012, 2012
ISBN 10: 146137331X ISBN 13: 9781461373315
Lingua: Inglese
Da: buchversandmimpf2000, Emtmannsberg, BAYE, Germania
Valutazione del venditore 5 su 5 stelle
EUR 106,99
Convertire valutaEUR 60,00 per la spedizione da Germania a U.S.A.Quantità: 1 disponibili
Aggiungi al carrelloTaschenbuch. Condizione: Neu. This item is printed on demand - Print on Demand Titel. Neuware -Formal Semantics and Proof Techniques for Optimizing VHDL Models presents a formal model of VHDL that clearly specifies both the static and dynamic semantics of VHDL. It provides a mathematical framework for representing VHDL constructs and shows how those constructs can be formally manipulated to reason about VHDL. The dynamic semantics is presented as a description of what the simulation of VHDL means. In particular it specifies what values the signals of a VHDL description will take if the description were to be executed. An advantage of the approach is that the semantic model can be used to validate different simulation algorithms. The book also presents an embedding of the dynamic semantics in a proof checker which is then used to prove equivalences of classes of VHDL descriptions.Formal Semantics and Proof Techniques for Optimizing VHDL Models is written for hardware designers who are interested in the formal semantics of VHDL.Springer Verlag GmbH, Tiergartenstr. 17, 69121 Heidelberg 184 pp. Englisch.
